

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
КРЕМЕНЧУЦЬКИЙ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ
ІМЕНІ МИХАЙЛА ОСТРОГРАДСЬКОГО
НАВЧАЛЬНО-НАУКОВИЙ ІНСТИТУТ ЕЛЕКТРИЧНОЇ ІНЖЕНЕРІЇ
ТА ІНФОРМАЦІЙНИХ ТЕХНОЛОГІЙ



МЕТОДИЧНІ ВКАЗІВКИ
ЩОДО ВИКОНАННЯ ЛАБОРАТОРНИХ РОБІТ
З НАВЧАЛЬНОЇ ДИСЦИПЛІНИ
«КОМП'ЮТЕРНА ЛОГІКА»
ДЛЯ СТУДЕНТІВ ДЕННОЇ ТА ЗАОЧНОЇ ФОРМ НАВЧАННЯ
ЗІ СПЕЦІАЛЬНОСТІ 123 – «КОМП'ЮТЕРНА ІНЖЕНЕРІЯ»
ОСВІТНЬОГО СТУПЕНЯ «БАКАЛАВР»
ЧАСТИНА 1

КРЕМЕНЧУК 2024

Методичні вказівки щодо виконання лабораторних робіт з навчальної дисципліни «Комп'ютерна логіка» для студентів денної та заочної форм навчання зі спеціальності 123 – «Комп'ютерна інженерія» освітнього ступеня «Бакалавр» (Частина 1)

Укладачі: старш. викл. Ю. В. Зілінський,
старш. викл. А. Л. Юдіна

Рецензент к. т. н., доц. В. М. Сидоренко

Кафедра комп'ютерної інженерії та електроніки

Затверджено методичною радою Кременчуцького національного університету імені Михайла Остроградського
Протокол № 10 від 26.06.2024 року

Голова методичної ради



проф. В. В. Костін

ЗМІСТ

Вступ.....	4
Перелік лабораторних робіт.....	6
Лабораторна робота № 1. Основи проектування і моделювання комбінаційних схем.....	6
Лабораторна робота № 2. Мінімізація функцій алгебри логіки.....	11
Лабораторна робота № 3. Мінімізація систем функцій алгебри логіки	14
Лабораторна робота № 4. Проектування шифраторів, дешифраторів, мультиплексорів та демультиплексорів.....	19
Лабораторна робота № 5. Проектування перетворювачів кодів	24
Критерії оцінювання знань студентів	27
Список літератури	29

ВСТУП

Дані методичні вказівки складено на основі робочої навчальної програми з дисципліни «Комп'ютерна логіка» для студентів усіх форм навчання зі спеціальності 123 – «Комп'ютерна інженерія».

Дисципліна «Комп'ютерна логіка» є базовою для студентів даної спеціальності, оскільки є підґрунтям для подальшого вивчення навчальних дисциплін «Архітектура та технології проектування комп'ютерних систем», «Комп'ютерна електроніка та схемотехніка» та «Периферійні пристрої».

Лабораторна робота є окремим видом навчальної роботи, метою якої є розширення, поглиблення й деталізація наукових знань, отриманих студентами на лекціях та в процесі самостійної роботи і спрямованих на підвищення рівня засвоєння навчального матеріалу. У лабораторних роботах розглядаються вузли і пристрої, що широко використовуються в цифрових обчислювальних машинах, їхнє призначення, принципи функціонування, методи синтезу функціональних схем. Розглянуті методи синтезу фундаментальні і не залежать від рівня технічної реалізації логічних елементів, на базі яких йде побудова логічних пристроїв. Перелік тем і зміст лабораторних робіт визначаються робочою навчальною програмою дисципліни, варіант обирається за номером у журналі групи. Під час виконання першої частини лабораторних робіт студенти одержують практичні навички проектування і синтезу комбінаційних схем на основі існуючої таблиці істинності з мінімізацією функцій виходу, досліджують та реалізують комбінаційні схеми типових цифрових елементів без пам'яті. Лабораторні роботи виконуються в середовищі MultiSim, що дозволяє студентам опрацювати навички використання сучасних середовищ моделювання роботи цифрових пристроїв.

У результаті вивчення навчальної дисципліни, згідно з вимогами освітньо-професійної програми, здобувачі вищої освіти набувають таких **компетентностей:**

ЗК 1. Здатність до абстрактного мислення, аналізу та синтезу

ЗК 2. Здатність вчитися і оволодівати сучасними знаннями

ЗК 3. Здатність застосовувати знання у практичних ситуаціях.

ЗК 7. Вміння виявляти, ставити та вирішувати проблеми

ФК 5. Здатність використовувати засоби і системи автоматизації проектування до розроблення компонентів комп'ютерних систем та мереж, Інтернет додатків, кіберфізичних систем тощо.

ФК 11. Здатність оформляти отримані робочі результати у вигляді презентацій, науково-технічних звітів.

ФК 13. Здатність вирішувати проблеми у галузі комп'ютерних та інформаційних технологій, визначати обмеження цих технологій.

ФК 15. Здатність аргументувати вибір методів розв'язування спеціалізованих задач, критично оцінювати отримані результати, обґрунтовувати та захищати прийняті рішення

навички та уміння:

ПРН 1. Знати і розуміти наукові положення, що лежать в основі функціонування комп'ютерних засобів, систем та мереж

ПРН 7. Вміти розв'язувати задачі аналізу та синтезу засобів, характерних для спеціальності

ПРН 11. Вміти здійснювати пошук інформації в різних джерелах для розв'язання задач комп'ютерної інженерії.

ПРН 16. Вміти оцінювати отримані результати та аргументовано захищати прийняті рішення

ПЕРЕЛІК ЛАБОРАТОРНИХ РОБІТ

Лабораторна робота № 1

Основи проектування і моделювання комбінаційних схем

Мета: вивчення методів побудови комбінаційних схем на заданому елементному базисі, придбання практичних навичок їх моделювання, оцінювання складності та швидкодії.

Завдання до роботи

Визначити свій варіант перемикальної функції заданою таблицею істинності (табл. 1.1.). Для одержання значень h_1 , h_2 , h_3 , h_4 , h_5 необхідно перевести номер своєї залікової книги у двійкову систему числення, тобто подати його у вигляді $h_n h_{n-1} \dots h_5 h_4 h_3 h_2 h_1$, де h_i – значення відповідних двійкових розрядів, і підставити в таблицю значення молодших п'яти розрядів. Наприклад, якщо номер залікової книжки $(978498)_{10} = (11101110111001000010)_2$, то $h_1=0$, $h_2=1$, $h_3=0$, $h_4=0$, $h_5=0$.

Таблиця 1.1

x1	X2	x3	f
0	0	0	h_1
0	0	1	1
0	1	0	h_2
0	1	1	h_3
1	0	0	1
1	0	1	h_4
1	1	0	h_5
1	1	1	1

Відповідно до свого варіанту завдання, для перемикальної функції заданою таблицею істинності виконати таке :

1. Знайти досконалу диз'юнктивну і кон'юнктивну нормальні форми перемикальної функції.

2. Одержати всі інші нормальні операторні форми перемикальної функції.

3. Побудувати комбінаційні схеми, що реалізують перемикальну функцію на елементах (І, АБО, НІ), (І- НІ), (АБО-НІ).

4. Оцінити за Квайном і порівняти складність усіх побудованих комбінаційних схем.

Порядок виконання роботи

1. Реалізувати моделі комбінаційних схем, побудованих під час підготовки до цієї лабораторної роботи.

2. Перевірити правильність функціонування реалізованих моделей комбінаційних схем.

3. Визначити схеми з максимальною та найменшою складністю.

Методичні вказівки щодо виконання лабораторної роботи

До пункту 1.

1. Виконати установку параметрів відображення схеми (під час виконання наступних лабораторних робіт вибір параметрів схеми робити за своїм розсудом).

– вибрати пункт Options/Sheet Propertis

– у вікні WorkSpace вибрати вкладинку Grid і позначити опції Show Grid.

Використання даних опцій дозволяє накласти на вікно схеми сітку, що спрощує вирівнювання елементів схеми.

2. Перемістити на схему необхідні елементи й встановити їх властивості. Для цього обрати вкладку «Place Misc Digital», обрати тип елементів «TTL» і вибрати необхідний елемент, натиснувши «Ок» (рис. 1.1).

Для зміни виду зображення елемента на схемі використовуються опції Rotate, Flip Horizontal, Flip Vertical меню Circuit. Відповідні опції є також і в контекстному меню, пов'язаному з правою кнопкою миші, а також для них визначені кнопки на панелі інструментів:

– Rotate – перевертає умовне графічне позначення елемента на 90⁰ проти годинної стрілки, відносно осі перпендикулярної площині екрана;

– Flip Horizontal – перевертає умовне графічне позначення елемента на 180⁰ щодо вертикальної, а Flip Vertical - щодо горизонтальної осі екрана.

Після переміщення елемента на схему можна встановити його властивості.

3. Виконати необхідні з'єднання логічних елементів.

Для з'єднання елементів схеми необхідно підвести курсор миші до виходу або входу елемента, і після появи чорної крапки натиснути кнопку миші. Далі необхідно перемістити курсор у місце з'єднання і після появи чорної крапки знову натиснути кнопку миші.

Елементи вузлів з'єднань позначаються символом «•», їх можна отримати

подвійним натисканням миші на вільному місці робочого листа. Під час підключення елемента до лінії з'єднання можна не поміщати вузол з'єднання на лінію, а досить вивести лінію з'єднання з елемента схеми в місце контакту і після появи окружності натиснути кнопку миші.




Рисунок 1.1 – Вибір елементів схеми

Для видалення будь-якого елемента схеми необхідно виділити його натиском кнопки миші. Виділений елемент офарблюється червоним кольором. Після цього достатньо натиснути клавішу Del, або вибрати пункт Delete у меню Edit або в меню, що викликається натисканням правої кнопки миші. Аналогічним способом видаляються лінії з'єднання, але під час їх виділення вони не офарблюються червоним кольором, а збільшуються за товщиною накреслення. Для видалення групи елементів необхідно, утримуючи кнопку миші, виділити прямокутну ділянку схеми, що їх містить, і натиснути клавішу Del. За

необхідності зміни положення лінії з'єднання потрібно підвести до неї курсор миші, натиснути кнопку миші і після перетворення курсору у двонаправлену стрілку перемістити лінію в потрібне положення й відпустити кнопку.

4. Підключити входи схеми до шини даних, як показано на рис. 1.2.

Призначення підключених до схеми елементів аналізу розглядається нижче.




Рисунок 1.2 – Підключення входів до шини даних


До пункту 2.

Використовуючи засоби MultiSim, можна перевірити правильність функціонування комбінаційних схем так:.

Побудувати таблиці істинності для кожної зібраної схеми і порівняти їх із таблицями теоретичного завдання. Для цього необхідно виконати такі дії:

1. Перейти до інструментальної панелі Instruments з правої сторони робочого поля,

2. Вибрати елемент Logic Converter  і перемістити його на схему.

На схемі Logic Converter зобразиться у вигляді позначки . Зробити з'єднання виводів, як показано на рис. 1.2.

3. Двічі клацнувши мишею по піктограмі Logic Converter, відкрити відповідне вікно (рис. 1.3).

4. Натиснути мишею по кружках над іменами відповідних двійкових

змінних, наприклад A, B, C (рис. 1.3), після чого ці змінні будуть включені до таблиці істинності. Повторне натискання видаляє змінну з таблиці. У лівому полі буде вказано нумерацію (десятькове значення відповідного двійкового набору), у середньому полі будуть згенеровані всі можливі вхідні набори двійкових змінних, а у правому полі – значення перемикальної функції на кожному наборі (спочатку будуть усі нулі, доки функція ще не визначена).





Рисунок 1.3. – Вікно Logic Converter

5. Вибрати кнопку  на панелі Conversions. Через якийсь час у правому полі з'являться обчислені значення на виході схеми, тобто буде побудована таблиця істинності перемикальної функції.

Докладніше можливості Logic Converter по опрацюванню аналітичних виражень перемикальних функцій розглядаються в наступних лабораторних роботах.

Контрольні питання

1. Поняття перемикальної функції. Способи подання перемикальних функцій.
2. Елементарні логічні функції. Закони булевої алгебри.
3. Функціонально повні системи логічних функцій. Необхідна і достатня

умова повноти системи логічних функцій.

4. Алгебри Буля, Жегалкіна, Пірса і Шефера.

5. Форми подання перемикальних функцій. Поняття ДНФ, КНФ, ДДНФ, ДКНФ і ДПНФ. Операторні форми подання БФ у різних базисах.

6. Характеристики логічних елементів і комбінаційних схем та методи їх визначення.

Лабораторна робота № 2

Мінімізація функцій алгебри логіки

Мета: вивчення методів побудови комбінаційних схем із мінімальними апаратурними витратами в заданому елементному базисі.

Завдання до роботи

Визначити свій варіант перемикальної функції, заданої таблицею істинності (табл. 2.1). Значення h_1, h_2, h_3, h_4, h_5 являють собою п'ять молодших розрядів номера залікової книжки у двійковій системі числення.

Відповідно до свого варіанта завдання для перемикальної функції, заданої табл. 2.1, виконати таке :

1. Знайти досконалі диз'юнктивну і кон'юнктивну нормальні форми перемикальної функції.

2. Мінімізувати подану в ДДНФ перемикальну функцію:

- методом карт Карно або діаграм Вейча;
- методом невизначених коефіцієнтів;
- методом Квайна;
- методом Квайна – Мак–Класки.

3. Мінімізувати подану в ДКНФ перемикальну функцію методом Нельсона.

4. Використати метод Патріка для знаходження усіх тупікових ДНФ для імплікантних матриць, отриманих за допомоги методів Квайна та Квайна – Мак – Класки.

Таблиця 2.1

x1	x2	x3	x4	F
0	0	0	0	h1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	h2
0	1	1	0	1
0	1	1	1	h3
1	0	0	0	1
1	0	0	1	h4
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	0
1	1	1	0	0
1	1	1	1	h5

5. Побудувати комбінаційні схеми, що реалізують скорочену і мінімальну ДНФ на елементах І, АБО, НІ і оцінити їх складність.

6. Побудувати комбінаційні схеми, що реалізують мінімальну НФ перемикальної функції на елементах І-НІ, АБО-НІ.

Порядок виконання роботи

1. Побудувати моделі комбінаційних схем, що реалізують мінімальну ДНФ перемикальної функції на елементах (І, АБО, НІ), (І-НІ), (АБО-НІ), отриманих під час підготовки до даної лабораторної роботи.

2. Перевірити правильність функціонування реалізованих моделей комбінаційних схем.

Методичні вказівки до виконання лабораторної роботи

До пункту 1.

Скористатися рекомендаціями по способах монтажу комбінаційних схем, докладно описаних у методичних вказівках до виконання лабораторної роботи № 1.

До пункту 2.

Для перевірки правильності виконання проведеної під час підготовки до лабораторної роботи мінімізації перемикальної функції можна побудувати таблицю істинності перемикальної функції за отриманим аналітичним виразом МДНФ і порівняти з таблицею істинності теоретичного завдання (табл. 2.1). Для цього необхідно виконати наступні дії:


1. Підключити до входів схеми інструмент Logic Converter.

2. Відкрити вікно Logic Converter і задати аналітичне вираження МДНФ перемикальної функції, отримане під час виконання теоретичної частини завдання.

Елемент Logic Converter дозволяє працювати з перемикальними

функціями, заданими як таблицею істинності, так і у вигляді аналітичного виразу. Для подання перемикальної функції в аналітичному вигляді потрібно встановити курсор у нижній рядок вікна Logic Converter (рис. 1.3) і ввести її вираз, дотримуючись таких правил:


- операції кон'юнкції упускаються;
- операції диз'юнкції задаються символом «+» (плюс);
- операції інверсії задаються символом «'» (апостроф), що ставиться за змінними або виразами, що інвертуються;
- скобки задаються в звичайному порядку.

3. Обравши кнопку  в розділі Conversions побудувати таблицю істинності перемикальної функції за її аналітичним виразом.

4. Порівняти отриману таблицю з таблицею теоретичного завдання.

Для перевірки правильності розрахунків можна одержати МДНФ перемикальної функції за допомогою Logic Converter за таблицею істинності теоретичного завдання і порівняти з МДНФ, отриманою під час підготовки до роботи:

1. Задати в Logic Converter таблицю істинності.

2. У розділі Conversions вибрати перетворення  – побудова мінімальної диз'юнктивної нормальної форми перемикальної функції, заданої таблицею істинності.

3. Порівняти побудовану МДНФ з МДНФ, отриманою під час підготовки до лабораторної роботи. Слід мати на увазі, що ці форми можуть відрізнятися у зв'язку з тим, що перемикальна функція може мати декілька МДНФ.

Контрольні питання

1. Визначення конституенти та імпліканти булевої функції.
2. Поняття досконалої, скороченої, тупикової та мінімальної ДНФ.
3. Етапи мінімізації перемикальних функцій різними методами.
4. Порівняльна характеристика методів мінімізації.

Література: [1–3, 6, 7, 9].

Лабораторна робота № 3

Мінімізація систем функцій алгебри логіки

Мета: вивчення методів побудови комбінаційних схем із мінімальними апаратними витратами в заданому елементнім базисі для систем функцій алгебри логіки.

Завдання до роботи

Визначити свій варіант перемикальної функції, заданої таблицею істинності (табл. 3.1) Значення h_1, h_2, h_3, h_4, h_5 являють собою п'ять молодших розрядів номера залікової книжки у двійковій системі числення.

Відповідно до свого варіанту завдання, для системи перемикальних функцій заданої таблицею істинності виконати таке :

Таблиця 3.1

x1	x2	X3	x4	f1	f2	f3
0	0	0	0	*	*	h_1
0	0	0	1	1	h_1	0
0	0	1	0	h_1	0	1
0	0	1	1	1	h_2	*
0	1	0	0	h_2	1	0
0	1	0	1	*	*	h_2
0	1	1	0	h_3	h_3	1
0	1	1	1	0	1	h_3
1	0	0	0	h_4	0	1
1	0	0	1	1	0	h_4
1	0	1	0	0	h_4	1
1	0	1	1	*	*	*
1	1	0	0	h_5	1	1
1	1	0	1	1	h_5	0
1	1	1	0	1	1	1
1	1	1	1	0	1	h_5

1. Мінімізувати систему перемикальних функцій за допомогою діаграм Вейча та методів Квайна/Квайна - Мак-Класки.

2. Побудувати комбінаційні схеми для реалізації перемикальних функцій на елементах (І, АБО, НІ), (І-НІ), (АБО-НІ), із коефіцієнтом об'єднання по входу та виходу ≤ 3 .

3. Оцінити складність отриманих комбінаційних схем і глибину за кожним виходом.

Порядок виконання роботи

1. Реалізувати побудовані під час підготовки до лабораторної роботи комбінаційні схеми для системи перемикальних функцій.

2. Перевірити правильність функціонування реалізованих моделей комбінаційних схем.

3. Провести моделювання роботи указаної викладачем комбінаційної схеми за високочастотним вхідним сигналом.

4. Одержати часові діаграми й оцінити швидкодію комбінаційних схем для кожного виходу (для кожної функції) для всіх схем.

Методичні вказівки до виконання лабораторної роботи

До пункту 1.

Скористатись методичними вказівками до виконання лабораторної роботи № 2.

До пункту 2.

Для перевірки правильності роботи комбінаційної схеми необхідно підключити до її входів елемент Logic Converter, приєднати до нього почергово усі виходи схеми, як описано в методичних вказівках до пункту 2 лабораторної роботи № 1 і одержати таблиці істинності для кожної перемикальної функції системи. У разі порівняння отриманих таблиць із теоретичними потрібно звернути увагу на відповідність виходів схеми і функцій системи.

До пункту 3.


Для перевірки роботи комбінаційної схеми в умовах високочастотного вхідного сигналу потрібно подати на вхід схеми всі можливі набори і порівняти сигнал на виході з таблицею істинності. Елемент Logic Converter не дозволяє регулювати частоту поданого на вхід схеми сигналу. Для високочастотного моделювання роботи схеми можна скористатися елементом Word Generator, що також знаходиться на панелі Instruments. Для цього необхідно виконати такі дії:

1. Відкрити панель Instruments, перемістити на схему елементи Logic Analyzer і Word Generator і підключити їх до схеми за зразком, поданим на рис. 3.1.

Елемент Word Generator має 32 виходи і дозволяє подавати на них до 2^{32} різних комбінацій із заданою частотою й у різних режимах. У нижній частині вікна Word Generator (рис. 3.2, а) розташовуються кола, у середині яких відображається поточний сформований сигнал, що подається на відповідні контакти. Для завдання довільного вихідного сигналу необхідно встановити

курсор у вікні прокрутки за потрібною адресою (від 0000h до 03FFh) і ввести в поле Binary 4-байтове двійкове число. Кожен біт цього числа визначає рівень сигналу на відповідному вихідному контакті. У вікні прокрутки заданий сигнал відображається в шістнадцятковому вигляді. Можна задавати сигнал і в шістнадцятковому вигляді у вікні прокрутки, тоді в полі Binary буде відображатися його двійковий аналог, а в полі ASCII – відповідний символ ASCII коду. Нарешті, з використанням тільки молодших 8-ми бітів сигналу (8-ми правих контактів) його можна задавати символом у полі ASCII. У цьому випадку на вихід будуть подані біти, що є ASCII кодом даного символу у двійковій системі числення.

Рисунок 3.1 – Схема підключення інструментів Logic Analyzer і Word Generator



а) б)
Рисунок 3.2 – Зовнішній вигляд вікна Word Generator

У полі Edit у групі Address показується шістнадцяткова адреса набору, що редагується в цей момент. Word Generator може виконувати подачу сигналу на вихід в одному з режимів :

- Circle – циклічний режим. На вихід циклічно надходять усі набори між адресами, зазначеними в Initial і Final;
- Burst – пакетний режим. На вихід послідовно надходять усі сигнали, починаючи з адреси в Initial і після досягнення адреси у Final відбувається припинення роботи;
- Step – кроковий режим. Аналогічно пакетному режиму на вихід надходять усі набори між адресами зазначеними в Initial і Final, перехід до наступного набору відбувається під час повторного вибору кнопки Step, або натискання кнопки «Pause», розташованої на панелі інструментів поруч із кнопкою «Run» .

З вибором кнопки «Settings» відкривається вікно початкових налаштувань (рис. 3.2, б). Призначення перемикачів цього вікна таке:

- Clear buffer – очищення всіх поточних наборів вихідних сигналів;
- Save – збереження поточних наборів сигналів у файлі на диску;

- Load – відкриття раніше збереженого за допомогою перемикача Save файла з набором вихідних сигналів;
- Up counter – автоматичне заповнення всіх адрес від 0000h до 03FFh шістнадцятковими числами від 0000h до 03FFh із зростанням їх значень;
- Down counter – аналогічно Up counter, але заповнення адрес від 0000h до 03FFh відбувається із зменшенням значень від 03FFh до 0000h;
- Shift right (Shift left) – автоматична генерація 32 наборів з одним одиничним бітом у самому старшому (молодшому) розряді, що зрушується лінійно вправо (уліво) на один двійковий розряд від набору до набору, тобто (10000000000000000000), (01000000000000000000), (00100000000000000000), ..., ..., (00000000000000000001) і далі циклічно.

Опції групи Trigger указують Word Generator режим синхронізації подачі вихідних сигналів за внутрішнім (Internal) або зовнішнім (External) годинником, а також по позитивним , або негативним  фронтом сигналу. У блоці Frequency встановлюється частота перемикання Word Generator з одного набору на наступний відповідності до заданого режиму.

2. Зробити налагодження параметрів Logic Analyzer.
3. Задати вихідні комбінації Word Generator і зберегти їх у файлі для наступного використання.
4. Відкрити вікно Word Generator (рис. 3.2 а), у розділі Address установити в полі Initial значення 0000h, а в полі Final – 000Fh.
5. Увести у вікні з прокруткою за адресами від 0000h до 000Fh набори вхідних сигналів із таблиці істинності в шістнадцятковому вигляді, або в двійковому вигляді в поле Binary у нижній частині вікна.
6. Установити частоту вихідного сигналу, що дорівнює 50 МГц, і вибрати пакетний режим переключення Word Generator.
7. У розділі Frequency ввести значення й одиниці виміру частоти вихідного сигналу.
8. Порівняти отримані часові діаграми з таблицею істинності системи перемикальних функцій. Пояснити отримані результати.

9. Зменшуючи частоту вихідного сигналу Word Generator від 50 МГц, отримати поріг чутливості схеми (частоту, за яким схема функціонує згідно з таблицею істинності перемикальної функції, яку вона реалізує).

До пункту 4.

Порядок виконання пункту 4 розглянутий у методичних указівках до пункту 3 лабораторної роботи № 1.

Контрольні питання

1. Визначення комбінаційної схеми.
2. Поняття глибини комбінаційної схеми, коефіцієнтів об'єднання за входом і виходом.
3. Методи проектування комбінаційних схем із заданими коефіцієнтами об'єднання за входом і виходом.
4. Параметри, що впливають на швидкодію комбінаційних схем. Способи збільшення швидкодії комбінаційних схем.

Лабораторна робота № 4

Проектування шифраторів, дешифраторів, мультиплексорів та демультиплексорів

Мета: вивчення методів проектування елементів електронних обчислювальних пристроїв і побудови комбінаційних схем на їх основі.

Завдання до роботи

1. Скласти таблиці істинності систем перемикальних функцій для шифратора 8-3 і дешифраторів 2-4 і 3-8.
2. Виконати мінімізацію системи перемикальних функцій для шифратора і дешифраторів методом Квайна–Мак–Класки.
3. Одержати нормальні форми перемикальних функцій для шифратора і дешифраторів для їхньої реалізації на елементах (І-НІ), (АБО-НІ).
4. Побудувати комбінаційні схеми шифратора і дешифраторів на елементах (І-НІ), (АБО-НІ). Кількість входів логічних елементів для шифратора має бути не більшою чотирьох, а для дешифраторів – не більшою трьох. Коефіцієнти

об'єднання за входом і за виходом схем не більше двох.

5. Використовуючи метод декомпозиції, побудувати комбінаційні схеми мультиплексорів 4-1 і 8-1. Для визначення номеру каналу даних, з якого знімаються дані, за адресою, що надходить на адресні входи, застосувати дешифратори. Використовувати логічні елементи не більш ніж на чотири входи. Коефіцієнти об'єднання за входом і за виходом схем не більше двох.

6. Побудувати на мультиплексорах комбінаційну схему для перемикальної функції, заданою таблицею істинності (табл. 2.1) із завдання до лабораторної роботи № 2.

Порядок виконання роботи

1. Реалізувати схеми дешифраторів і перевірити правильність їх функціонування.

2. Створити інтегральні схеми дешифраторів.

3. Реалізувати схему шифратора, перевірити правильність її функціонування і після цього перемістити в інтегральну схему.

4. Використовуючи створені інтегральні схеми дешифраторів, реалізувати схему мультиплексорів 4-1 і 8-1, побудовані під час підготовки до роботи і перевірити правильність їх функціонування.

5. Перевірити правильність роботи схеми мультиплексора і перемістити її в інтегральну схему.

6. Визначити часові параметри інтегральних схем шифратора, дешифраторів і мультиплексорів.

7. Реалізувати на мультиплексорах комбінаційну схему для перемикальної функції, побудовану під час підготовки до роботи.

8. Перевірити правильність функціонування комбінаційної схеми.

9. Одержати часові діаграми й оцінити швидкодію комбінаційної схеми. Порівняти з результатами, отриманими під час виконання лабораторної роботи № 2.

Методичні вказівки до виконання лабораторної роботи

До пункту 1.

Для перевірки правильності роботи дешифратора необхідно підключити до входів схеми елемент Logic Converter і одержати за його допомоги таблиці істинності для кожного виходу дешифратора. При підключенні Logic Converter варто звернути увагу на відповідність між його виходами і входами дешифратора. Рекомендується привласнити мітки входам і виходам дешифратора. Наприклад, входи позначити 4, 2, 1, а виходи Y0, Y1, Y2, . . . Y7. Тоді вхід 4 буде відповідати старшому, вхід 2 – середньому, вхід 1 – молодшому біту двійкової тріади, а сума чисел, що позначають входи, на які подається сигнал, буде дорівнювати номеру активного виходу.

До пункту 2.

MultiSim має набір стандартних інтегральних схем, однак також передбачена можливість створення користувачем будь-яких власних інтегральних схем на базі наявних або з використанням логічних елементів. У разі створення будь-якої інтегральної схеми необхідно за допомогою коннекторів визначити входи і виходи майбутньої інтегральної схеми (рис. 5.1, а), 1, 2 – входи; Y0, Y1, Y2, Y3 – виходи). Варто мати на увазі, що розташування входів і виходів на корпусі інтегральної схеми може не збігатися з їхнім розташуванням на вихідній схемі. Далі необхідно виконати наступні дії:

1. Утримуючи натиснутою кнопку миші виділити прямокутником потрібну ділянку або всю схему (рис. 5.1 а).

2. Обравши в меню Place пункт New Subcircuit, відкрити вікно Subcircuit Name. У полі Name (рис. 5.1, б) задати ім'я створюваної інтегральної схеми (до 8 символів).

3. Відкрити створену мікросхему, виділивши її і натиснувши на значок , що знаходиться зверху прямокутника мікросхеми.


4. За допомогою пунктів меню Place/Connectors/Input Connectors та Place/Connectors/Output Connectors помістити на поле схеми вхідні та вихідні конектори і вставити скопійовану схему. З'єднати входи і виходи схеми з

коннекторами.


5. Закрити вікно з інтегральною схемою.

До пункту 3.

Для перевірки правильності функціонування схеми шифратора можна скористатися створеною раніше інтегральною схемою дешифратора. Оскільки шифратор і дешифратор виконують протилежні функції, то з подачею на входи шифратора сигналу з виходів дешифратора на виході шифратора буде сигнал, поданий на вхід дешифратора.



а)



б)

Рисунок 5.1– Етапи створення мікросхеми

Отже, під час проходження ланцюжка «дешифратор–шифратор» або «шифратор–дешифратор» сигнал не має змінитися. Для перевірки цього необхідно виконати такі дії:

1. Помістити на схему Logic Converter і Logic Analyzer і виконати з'єднання за зразком, приведеним на рис. 5.2. Замість показаної інтегральної схеми шифратора (елемент CODER) використати комбінаційну схему.

2. Задати в Logic Converter усі можливі двійкові тріади, що відповідають десятковим числам від 0 до 7.

3. Одержати часові діаграми й переконатися в ідентичності вхідного і

вихідного сигналу (урахувати, що схема має часову затримку).

4. Створити інтегральну схему шифратора, як описано раніше в методичних вказівках до пункту 2 для дешифратора.

До пункту 4.

Для перевірки правильності функціонування мультиплексора необхідно приєднати до схеми Word Generator і Logic Analyzer за зразком, наданим на рис. 5.3. На адресні входи мультиплексора (три праві виходи Word Generator) потрібно подати всі можливі адреси (000, 001, 010, ..., 111), а на будь-який інформаційний вхід, наприклад останній, постійно подавати високий рівень сигналу. Сигнал на виході мультиплексора буде низьким до тих пір, доки на адресні входи не поступить двійковий номер входу з високим рівнем сигналу. Зазначену вище перевірку потрібно виконати для кожного інформаційного входу і переконатися в правильності функціонування схеми.




Рисунок 5.2 – Схема підключення кодера і декодера

Контрольні питання

1. Призначення й галузі застосування шифраторів, дешифраторів і мультиплексорів.
2. Принципи побудови шифраторів, дешифраторів і мультиплексорів.

3. Проектування комбінаційних схем на дешифраторах і мультиплексорах.
4. Принципи побудови демультимплексорів, компараторів.
5. Проектування комбінаційних схем на ПЗП.
6. Проектування комбінаційних схем на ПЛМ.




Рисунок 5.3 – Схема підключення мультиплексора

Лабораторна робота № 5

Проектування перетворювачів кодів

Мета: вивчення методів проектування елементів електронних обчислювальних пристроїв.

Завдання до роботи

1.Скласти таблицю істинності, що описує закон функціонування будь-якого i -го розряду перетворювача з прямого коду у зворотний.

2.Одержати нормальні форми для перемикальної функції i -го розряду для її реалізації на елементах (І, АБО, НІ), (І-НІ), (АБО-НІ).

3.Використовуючи метод декомпозиції, побудувати комбінаційні схеми на елементах (І, АБО, НІ). (І-НІ), (АБО-НІ) перетворювача з прямого коду у зворотний для чотирирозрядної сітки (старший біт знаковий). Коефіцієнти

об'єднання за входом і за виходом схеми не більше двох.

4.Скласти таблицю істинності системи перемикальних функцій для перетворювача з прямого коду в додатковий на чотирирозрядній сітці (старший біт знаковий).

5.Виконати спільну мінімізацію отриманої системи перемикальних функцій і одержати нормальні форми для реалізації в базисах Пірса і Шефера. Побудувати комбінаційні схеми, що реалізують отримані нормальні форми. Коефіцієнти об'єднання за входом і за виходом схем мають бути не більш двох.

Порядок виконання роботи

1. Реалізувати схему перетворювача з прямого коду у зворотний і перевірити правильність її функціонування. Створити інтегральну схему.

2. Реалізувати схему перетворювача з прямого коду в додатковий і перевірити правильність її функціонування. Створити інтегральну схему.

Методичні вказівки до виконання лабораторної роботи

До пункту 1.

Оскільки під час створення схеми перетворювача з прямого коду у зворотний використовувався метод декомпозиції, то для перевірки правильності її функціонування необхідно виконати тестовий приклад. За допомогою Word Generator на входи схеми необхідно подати всі можливі 16 двійкових наборів від 0,000 до 0,111 (позитивне число від 0 до 7) і від 1,000 до 1,111 (негативне число від 0 до -7). Варто пам'ятати, що у зворотному коді число нуль має подвійне подання: 0,000 - позитивний нуль і 1,000 – негативний нуль. Наявність подвійного кодування нуля не впливає на правильність виконання арифметичних операцій у зворотному коді. Вхідний і вихідний сигнали схеми варто зняти за допомогою Logic Analyzer. Вхідний сигнал (прямий код) і вихідний сигнал (зворотний код) для позитивних чисел мають збігатися, а для негативних бути протилежними. У разі порівняння вхідного і вихідного сигналу потрібно мати на увазі, що схема має тимчасову затримку, що може призвести до зрушення вихідного сигналу щодо вхідного.

У випадку коректної роботи схеми перетворювача потрібно створити

його інтегральну схему. Етапи створення інтегральних схем користувача описані в методичних вказівках до пункту 2 лабораторної роботи № 5.

До пункту 2.

Для перевірки правильності функціонування перетворювача з прямого коду в додатковий можна скористатися Logic Converter. Для цього необхідно за допомогою Logic Converter побудувати таблицю істинності системи перемикальних функцій, реалізованих схемою, і порівняти її з вихідною таблицею істинності. Побудову таблиці (методичні вказівки до пункту 2 лабораторної роботи № 1) необхідно зробити по чергово для всіх виходів схеми, а потім об'єднати в зведену таблицю. Можливо також використання Word Generator і Logic Analyzer, як описано в методичних вказівках до пункту 2 для перетворювача в зворотний код. У цьому випадку необхідно одержати часові діаграми вхідного і вихідного сигналу і порівняти їх із значеннями з таблиці істинності.

Контрольні питання

1. Форми подання чисел в ЕОМ.
2. Кодування чисел: прямий, зворотний, додатковий, модифікований додатковий і модифікований зворотний код.
3. Додавання й вирахування двійкових чисел у модифікованому додатковому і модифікованому зворотному кодах.
4. Методи контролю переповнювання розрядної сітки.
5. Додавання і вирахування двійкових чисел із плаваючої комою.

КРИТЕРІЇ ОЦІНЮВАННЯ ЗНАНЬ СТУДЕНТІВ

У 2-ому семестрі студенти виконують 9 лабораторних робіт. Загальна кількість балів, яку отримують студенти за виконання лабораторних робіт, становить 45 балів – сума за захист виконаних лабораторних робіт (максимально по 5 балів за кожну лабораторну роботу).

**Таблиця відповідності результатів контролю знань за різними шкалами
і критерії оцінювання**

Сума балів за 100-бальною шкалою	Оцінка в ECTS	Значення оцінки ECTS	Критерії оцінювання	Рівень компетентості	Оцінка за національною шкалою
					іспит, диференційований залік
90-100	A	Відмінно	Студент виявляє особливі творчі здібності, уміє самостійно здобувати знання, без допомоги викладача знаходить та опрацьовує необхідну інформацію, уміє використовувати набуті знання і вміння для прийняття рішень у нестандартних ситуаціях, переконливо аргументує відповіді, самостійно розкриває власні обдарування і нахили	Високий (творчий)	Відмінно
82-89	B	Дуже добре	Студент вільно володіє вивченим обсягом матеріалу, застосовує його на практиці, вільно розв'язує вправи і задачі у стандартних ситуаціях, самостійно виправляє допущені помилки, кількість яких незначна	Достатній (конструктивно-варіативний)	Добре
74-81	C	Добре	Студент уміє зіставляти, узагальнювати, систематизувати інформацію під керівництвом викладача; у цілому самостійно застосовувати її на практиці; контролювати власну діяльність; виправляти помилки, серед яких є суттєві, добирати аргументи для підтвердження думок		
64-73	D	Задовільно	Студент відтворює значну частину теоретичного матеріалу, виявляє знання і розуміння основних положень; за допомогою викладача може аналізувати навчальний матеріал, виправляти помилки,	Середній (репродуктивний)	Задовільно

			серед яких є значна кількість суттєвих		
60-63	E	Достатньо	Студент володіє навчальним матеріалом на рівні, вищому, ніж початковий, значну частину його відтворює на репродуктивному рівні		
35-59	FX	Незадовільно з можливістю повторного складання семестрового контролю	Студент володіє матеріалом на рівні окремих фрагментів, що становлять незначну частину навчального матеріалу	Низький (рецептивно-продуктивний)	Незадовільно
1-34	F	Незадовільно з обов'язковим повторним вивченням залікового кредиту	Студент володіє матеріалом на рівні елементарного розпізнання і відтворення окремих фактів, елементів, об'єктів		

СПИСОК ЛІТЕРАТУРИ

Основна

1. Лупенко С. А. Комп'ютерна логіка /С. А. Лупенко, В. В., Пасічник, Є. В. Тиш. – Львів : Видавництво «Магнолія-2006», 2021. – 354 с.
2. Матвієнко М. П. Комп'ютерна логіка. Підручник. Вид. 2-ге перероб. та доп. – Київ : Видавництво Ліра-К, 2020. – 324 с. 2.
3. Жабін В. І. Комп'ютерна логіка. Практикум [Електронний ресурс] : навчальний посібник для студентів спеціальності 123 «Комп'ютерні системи та мережі», спеціалізацій «Комп'ютерні системи та мережі» та «Технології програмування для комп'ютерних систем та мереж» / КПП ім. Ігоря Сікорського ; уклад.: В. І. Жабін, І. А. Клименко, В. В. Ткаченко. – Електронні текстові данні (1 файл: 1,19 Мбайт). – Київ : КПП ім. Ігоря Сікорського, 2019. – 98 с.
4. Лахно В.А. Комп'ютерна логіка [навчальний посібник] / В.А.Лахно, Б.С. Гусєв, Д.Ю. Касаткін. – К.: вид-во КОМПРІНТ, 2018.– 422с.
5. M. Morris Mano Digital Logic and Computer Design. Publisher: Pearson, 2017. – 624 с.
6. Лапко В.В. Комп'ютерна схемотехніка та логіка [навчальний посібник] / В.В.Лапко, Б.С. Гусєв, Д.Ю. Касаткін, В.В. Смолій, А.І. Блозва, Т.Ю. Осипова, Ю.В. Матус, Я.А. Савицька. – К.: НУБіП України, 2017.– 291с.

Додаткова

7. Биков М. М. Дискретний аналіз і теорія автоматів : навчальний посібник / М. М. Биков, В. Д. Черв'яков. – Суми : Сумський державний університет, 2016. – 354 с.
8. Кудерметов Р.К. Прикладна теорія цифрових автоматів. Навчальний посібник. / Р.К. Кудерметов, А.М. Щербаков, С.С. Грушко. – Запоріжжя: ЗНТУ, 2009 - 216 с.
9. Комп'ютерна дискретна математика. / М. Ф. Бондаренко, Н. В. Білоус, А. Г. Руткас– Харків: Компанія СМІТ, 2004. – 480 с.

Методичні вказівки щодо виконання лабораторних робіт з навчальної дисципліни «Комп'ютерна логіка» для студентів денної та заочної форм навчання зі спеціальності 123 – «Комп'ютерна інженерія» освітнього ступеня «Бакалавр» (Частина 1)

Укладачі: старш. викл. Ю. В. Зілінський,
старш. викл. А. Л. Юдіна

Відповідальний за випуск зав. каф. КІЕ Перекрест А. Л.

Підп. до др. _____. Формат 60x84 1/16. Папір тип. Друк ризографія.

Ум. друк. арк. _____. Наклад _____ прим. Зам. № _____. Безкоштовно.

Редакційно-видавничий відділ
Кременчуцького національного університету
імені Михайла Остроградського
вул. Університетська, 20 м. Кременчук, 39600